Digitalna logika

Ishodi učenja

  1. odabrati prikladnu razinu standardnih kombinacijskih i sekvencijskih komponenti u cilju projektiranja jednostavnijih digitalnih sklopova
  2. dizajnirati jednostavnije kombinacijske i sekvencijske digitalne sklopove
  3. analizirati jednostavnije kombinacijske i sekvencijske digitalne sklopove
  4. primijeniti Booleovu algebru kao formalni aparat za opis kombinacijskih i sekvencijskih digitalnih sklopova
  5. primijeniti jezik za opis sklopovlja VHDL u modeliranju i simulaciji jednostavnijih kombinacijskih i sekvencijskih digitalnih sklopova
  6. identificirati i klasificirati standardne i programirljive kombinacijskih i sekvencijskih digitalne sklopove
  7. prepoznati ograničenja predstavljena dinamičkim i električkim svojstvima sklopova i njihova povezivanja u postupak analize i projektiranja jednostavnijih kombinacijskih i sekvencijskih digitalnih sklopova

Oblici nastave

Predavanja

Predavanja će se održavati dva puta tjedno u trajanju od 2 sata.

Auditorne vježbe

Auditorne vježbe će se održavati u trajanju od 1 sata tjedno.

Laboratorij

Laboratorijske vježbe će se održavati u blokovima po 2 sata.

Način ocjenjivanja

Kontinuirana nastava Ispitni rok
Vrsta provjere Prag Udio u ocjeni Prag Udio u ocjeni
Laboratorijske vježbe 50 % 15 % 50 % 15 %
Domaće zadaće 0 % 10 % 0 % 0 %
Kratke provjere znanja 0 % 5 % 0 % 0 %
Sudjelovanje u nastavi 0 % 10 % 0 % 0 %
Međuispit: Pismeni 0 % 30 % 0 %
Završni ispit: Pismeni 40 % 40 %
Ispit: Pismeni 50 % 85 %
Napomena / komentar

Kratke provjere znanja će se načelno izvoditi putem kratkih testova na predavanjima

Tjedni plan nastave

  1. Analogne veličine i njihov digitalni prikaz, Binarni sustav, binarna aritmetika, osnovne operacije: zbrajanje, oduzimanje, množenje
  2. Binarni kodovi i kodiranje; kodovi za otkrivanje i ispravljanje pogrešaka, Brojevni sustavi i kodovi
  3. Osnovni logički sklopovi: I, ILI, NE, NI, NILI te Isključivo-ILI
  4. Minimizacija Booleovih funkcija: algebarska, K-tablicama; kriteriji te ograničenja minimizacije; nepotpuno specificirane funkcije; utjecaj kašnjenja te hazard
  5. Implementacija Booleovih funkcija; integrirani logički sklopovi; električke karakteristike
  6. Standardni kombinacijski moduli: dekoderi, demultipleksori, multipleksori, ispisne memorije (ROM), prioritetni koderi, komparatori, Opisivanje kombinacijskih modula jezikom VHDL, Ostvarivanje Booleovih funkcija standardnim kombinacijskim modulima
  7. Aritmetički sklopovi: zbrajala, sklopovi za izdvojeno generiranje prijenosa, odbijala, množila, sklopovi za posmak
  8. Međuispit
  9. Programirljivi moduli: PLD i FPGA, Ostvarivanje Booleovih funkcija programirljivim modulima
  10. Osnovni bistabil, Bistabili s poboljšanim upravljanjem i vrste, Okidanje bistabila i dinamički parametri
  11. Sekvencijski sklopovi; strojevi s konačnim brojem stanja; Mooreov i Mealyjev model automata; dijagrami promjene stanja i tablice promjene stanja, Projektiranje sinkronih sekvencijskih sklopova; minimizacija broja stanja; kodiranje stanja, Analiza sinkronih sekvencijskih sklopova
  12. Standardni sekvencijski moduli: registri, posmačni registri, brojila (asinkrono i sinkrono)
  13. DA pretvorba, AD pretvorba
  14. Karakteristični parametri memorija, Statičke i dinamičke memorije, Organizacija memorijskih modula
  15. Završni ispit

Studijski programi

Sveučilišni preddiplomski
Elektrotehnika i informacijska tehnologija i Računarstvo (studij)
(1. semestar)

Literatura

Uroš Peruško, Vlado Glavinić (2005.), Digitalni sustavi, Školska knjiga
Marko Čupić (2006.), Digitalna elektronika i digitalna logika : zbirka riješenih zadataka, Kigen
Stephen D. Brown, Zvonko G. Vranesic (2009.), Fundamentals of Digital Logic with VHDL Design, McGraw-Hill

Predavanja

Auditorne vježbe

Laboratorijske vježbe

Izvedba

ID 183360
  Zimski semestar
6 ECTS
R3 Engleski jezik
R1 E-učenje

Ocjenjivanje

88 izvrstan
75 vrlo dobar
62 dobar
50 dovoljan