Projektiranje digitalnih sustava

Opis predmeta

U okviru ovog kolegija razmatraju su principi oblikovanja složenih digitalnih sustava u razvojnim okruženjima koja omogućavaju automatizirani dizajn temeljen na jezicima za opisivanje sklopovlja. Razmatraju se različite razine modeliranja i pristupi oblikovanju uporabom različitih složenih građevnih komponenti.

Opće kompetencije

Student stječe specijalistička znanja iz projektiranja složenih digitalnih sustava u razvojnim okruženjima temeljenim na sklopovskim jezicima te specifičnosti njihove izvedbe uvjetovane zahtjevima primjene.

Ishodi učenja

  1. definirati pojmove (VHDL, ASIC, tehnike oblikovanja, razine apstrakcije, sabirnički sustavi) iz područja oblikovanja složenih digitalnih sustava
  2. objasniti i razlikovati postupke i metode u području dizajna složenih digitalnih sustava.
  3. primijeniti metode oblikovanja u novim aplikacijama
  4. analizirati i raščlaniti složeni digitalni sustav
  5. dizajnirati i razviti model sustava u VHDL-
  6. dizajnirati i razviti složeni digitalni sustav temeljen na ASIC-u
  7. procijeniti performansu sustava temeljenih VHDL-u / ASIC-u

Oblici nastave

Predavanja

Nastava se održava u dva ciklusa - svaki po 7 tjedana. Nastava se provodi kroz 15 tjedana s tjednim opterećenjem od tri sata. Nakon svakog ciklusa, tj. u 7. tjednu predavanja i 15. tjednu predavanja provodi se provjera znanja, odnosno završni ispit.

Provjere znanja

Provjera znanja se obavlja pismenim ispitom dva puta u semestru.

Konzultacije

Jednom tjedno predviđene su konzultacije u trajanju od 2 sata.

Seminari

Grupe od četiri do pet studenata dobivaju projektni zadatak koji timski rješavaju i programski (VHDL) i sklopovski (Spartan 3 - FPGA) implementiraju.

Način ocjenjivanja

Kontinuirana nastava Ispitni rok
Vrsta provjere Prag Udio u ocjeni Prag Udio u ocjeni
Seminar/Projekt 50 % 30 % 0 % 30 %
Međuispit: Pismeni 50 % 30 % 50 %
Završni ispit: Pismeni 50 % 40 %
Ispit: Pismeni 50 % 70 %

Tjedni plan nastave

  1. Proces razvoja proizvoda (složenog digitalnog sustava) -faze i razine. Ciljevi oblikovanja.
  2. Automatizacija postupka oblikovanja. Oblikovna metrika. Modeli i modeliranje. Razine apstrakcije. Modularnost sklopovske i programske opreme.
  3. Sklopovski jezici. Kratki pregled razvoja sklopovskih jezika. Jezici za opis ponašanja. Jezici za opis toka podataka. Jezici za opis mrežnih lista.
  4. Građevne komponente složenih digitalnih sustava. Temeljne programirljive komponente. Aplikacijsko specifični integrirani sklopovi (ASIC). Taksonomija ASIC-a.
  5. Opis postupka implementacije: od zamisli do ciljanog FPGA sklopa. Višerazinsko oblikovanje složenih digitalnih sustava. Sklopovski jezici VHDL i Verilog.Razine apstrakcije i oblikovne jedinice u VHDL-u.
  6. Pristupi oblikovanju "s vrha prema dnu" i "s dna prema vrhu".
  7. Međuispit - provjera znanja
  8. Primjer oblikovanja pristupom "s vrha prema dnu" u razvojnom okruženju temeljenom na VHDL-u. (I. dio)
  9. Primjer oblikovanja pristupom "s vrha prema dnu" u razvojnom okruženju temeljenom na VHDL-u. (II. dio)
  10. Sabirnički sustavi. Analiza asinkronog i sinkronog sabirničkog protokola.
  11. Vrste sabirničkih ciklusa. Sabirnička arbitraža (centralizirana i porazdijeljena). Sabirnički standardi. Analiza slučaja.
  12. SCSI sabirnički standard.
  13. PCI - sabirnica
  14. VME - sabirnički standard
  15. Završni ispit.

Studijski programi

Sveučilišni diplomski
Računalno inženjerstvo (profil)
Teorijski predmeti profila (2. semestar)

Literatura

Z. Navabi (1997.), VHDL-Analysis and Modeling of Digital Systems, McGraw-Hill Professional
M.J. S. Smith (1997.), Application-Specific Integrated Circuits, Addison-Wesley
Z. Salcic, A. Smailagic (2000.), Digital System Design and Prototyping, Kluwer
P. J. Ashenden, J. Lewis (2008.), The Designer’s Guide to VHDL, Morgan Kaufmann
Pong P. Chu (2008.), FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version, Wiley-Interscience

Izvedba

ID 34508
  Ljetni semestar
5 ECTS
R1 Engleski jezik
R1 E-učenje
45 Predavanja
0 Auditorne vježbe
0 Laboratorijske vježbe
0 Konstrukcijske vježbe

Ocjenjivanje

89 izvrstan
74 vrlo dobar
61 dobar
50 dovoljan

Obavijesti

Završni ispit će se održati u petak 22.06.2018 od 15 do 17h u D346.

The final exam will take place on Friday 22.06.2018 from 15 until 17h in D346.

Autor: Marijo Maračić

Predavanje se pomiče na 17:30h u D346 sa temom SCSI.

Lecture is moved to 17:30h in D346. The topic will be SCSI.

Autor: Marijo Maračić