Tehnike upravljanja u mehatronici
Prikazani su podaci za akademsku godinu: 2022./2023.
Auditorne vježbe

Marko Švec
mag. ing.
Laboratorijske vježbe
Opis predmeta
Strukture PID regulatora. Praktični aspekti dizajna PID regulatora. Namatanje integratora, filtriranje. Podešavanje parametara PID regulatora. Primjena linearnih algebarskih metoda (modelska funkcija, postavljanje polova, Diofantska jednadžba). Kaskadno upravljanje. Tehnički optimum, simetrični optimum. Osnove implementacije regulatora na digitalnom signalnom procesoru. Primjena na elektromotorne pogone i pretvarače. Softverska implementacija digitalnih regulatora. Hardverska implementacija digitalnih regulatora na FPGA
Studijski programi
Sveučilišni diplomski
Izborni predmeti (1. semestar) (3. semestar)[FER3-HR] Automatika i robotika - profil
Izborni predmeti
(1. semestar)
(3. semestar)
[FER3-HR] Elektroenergetika - profil
Izborni predmeti
(1. semestar)
(3. semestar)
Izborni predmeti
(1. semestar)
(3. semestar)
[FER3-HR] Elektronika - profil
Izborni predmeti
(3. semestar)
(1. semestar)
Izborni predmeti
(1. semestar)
(3. semestar)
Izborni predmeti
(1. semestar)
(3. semestar)
Izborni predmeti
(1. semestar)
(3. semestar)
[FER3-HR] Računalno inženjerstvo - profil
Izborni predmeti
(1. semestar)
(3. semestar)
Izborni predmeti
(1. semestar)
(3. semestar)
[FER3-HR] Računarska znanost - profil
Izborni predmeti
(1. semestar)
(3. semestar)
[FER3-HR] Znanost o mrežama - profil
Izborni predmeti
(1. semestar)
(3. semestar)
[FER3-HR] Znanost o podacima - profil
Izborni predmeti
(1. semestar)
(3. semestar)
Ishodi učenja
- Primijeniti kaskadnu strukturu upravljanja u mehatronici
- Sintetizirati regulatore koristeći praktične optimume (tehnički optimum, simetrični optimum, optimum dvostrukog odnosa)
- Razviti regulator koji je prikladan za implementaciju na digitalnom signalnom procesoru
- Dizajnirati i implementirati regulator na hardverskoj platformi (FPGA)
- Odabrati parametre PID regulatora
Oblici nastave
Predavanja
Predavanja će bit organizirana na tjednoj bazi s tjednim opterećenjem od 3 sata
Auditorne vježbeBit će organizirane na tjednoj bazi s opterećenjem od 1 sat tjedno
LaboratorijOva komponenta će bit organizirana kao 8 trosatnih laboratorijskih vježbi
Način ocjenjivanja
Kontinuirana nastava | Ispitni rok | |||||
---|---|---|---|---|---|---|
Vrsta provjere | Prag | Udio u ocjeni | Prag | Udio u ocjeni | ||
Laboratorijske vježbe | 40 % | 20 % | 40 % | 20 % | ||
Međuispit: Pismeni | 40 % | 30 % | 0 % | |||
Završni ispit: Pismeni | 40 % | 30 % | ||||
Završni ispit: Usmeni | 20 % | |||||
Ispit: Pismeni | 40 % | 40 % | ||||
Ispit: Usmeni | 40 % |
Tjedni plan nastave
- Strukture PID regulatora, Praktični aspekti kod projektiranja PID regulatora. filtriranje. anti-windup
- Ugađanje parametara PID regulatora po Ziegler-Nichols postupku, Parametrizacija PID regulatora postavljanjem polova
- Linearni algebarski postupci (usklađivanje modela. postavljanje polova. Diofantska jednadžba)
- Oblikovanje petlje. korekcijski sklop s faznim prethođenjem. korekcijski sklop s faznim zaostajanjem
- Modeliranje digitalnih sustava upavljanja, Uzorkovanje, Ublažavanje preklapanje spektara
- Usporedba jednopetljastih i vešepetljastih upravljačkih struktura, Tehnički optimum (TO), Simetrični optimum (SO)
- Digitalna izvedba simetričnog optimuma
- Međuispit
- Osnove mikrokontrolera i DSP-ova za upravljanje električnim strojevima
- Obrada signala potrebnih za digitalno upravljanje električnim strojevima, Jedinični sustav (per unit). Brojčani formati, Priprema signala za upravljanje elektičnim strojevima
- Klasifikacija digitalnih sustava upravljanja, Strukura digitalnih sustava upavljanja, DSP temeljeno upravljanje izmjenično-istosmjernim i istosmjerno-istosmjernim pretvaračima, Ulazni i izlazni filtri
- DSP implementacija algoritma za upravljanje asinkronim strojem, DSP implementacija algoritma za upravljanje sinkronim strojem sa stalnim magentima, DSP implementacija algoritma za upravljanje beskolektorskim istosmjernim strojem
- Programska implementacija digitalnih regulatora, Utjecaj A/D pretvorbe na implementaciju regulatroa, Utjecaj aritmetike regulatora na implementaciju: aritmetika s nepomičnim zarezom i aritmetika s pomičnim zarezom, Utjecaj oblika realizacije regulatora na vladanje sustava upravljanja, Implementacija regulatora u delta domeni
- Sklopovska implementacija digitalnih regulatora, Implementacija regulatora u FPGA
- Završni ispit
Literatura
Za studente
Izvedba
ID 223086
Zimski semestar
5 ECTS
R1 Engleski jezik
R1 E-učenje
45 Predavanja
0 Seminar
15 Auditorne vježbe
24 Laboratorijske vježbe
0 Konstrukcijske vježbe
Ocjenjivanje
87.5 izvrstan
75 vrlo dobar
62.5 dobar
50 dovoljan