Dizajn i verifikacija digitalne logike korištenjem System Veriloga i UVM-a
Prikazani su podaci za akademsku godinu: 2024./2025.
Predavanja
Laboratorijske vježbe
Opis predmeta
Dizajn i verifikacija digitalne logike korištenjem System Veriloga i UVM-a
Studijski programi
Sveučilišni preddiplomski
Vještine - 3. semestar (3. semestar) Vještine - 5. semestar (5. semestar)[FER3-HR] Računarstvo - studij
Vještine - 3. semestar
(3. semestar)
Vještine - 5. semestar
(5. semestar)
Sveučilišni diplomski
Vještine - dipl.studij_FER3 - 1. semestar (1. semestar) Vještine - dipl.studij_FER3 - 3. semestar (3. semestar) Vještine - dipl.studij_FER3 - 1. semestar (1. semestar) Vještine - dipl.studij_FER3 - 3. semestar (3. semestar)[FER3-HR] Računarstvo - studij
Vještine - dipl.studij_FER3 - 1. semestar
(1. semestar)
Vještine - dipl.studij_FER3 - 3. semestar
(3. semestar)
Izvedba
ID 268532
Zimski semestar
3 ECTS
26 Predavanja
0 Seminar
0 Auditorne vježbe
16 Laboratorijske vježbe
0 Konstrukcijske vježbe
0 Vježbe tjelesnog odgoja