Alati za razvoj digitalnih sustava
Ishodi učenja
- opisati postupak projektiranja složenih digitalnih sustava
- opisati arhitekturu CPLD, FPGA i SoC sklopova
- koristiti jedan od jezika za opis sklopovlja (HDL)
- razviti digitalni sustav korištenjem jezika za opis sklopovlja
- raščlaniti zahtjeve postavljene na digitalni sustav
- integrirati više digitalnih podsustava u cjelovit sustav
- analizirati rezultate ispitivanja digitalnog sustava
Oblici nastave
Predavanja
-
Samostalni zadaci-
Laboratorij-
Način ocjenjivanja
Kontinuirana nastava | Ispitni rok | |||||
---|---|---|---|---|---|---|
Vrsta provjere | Prag | Udio u ocjeni | Prag | Udio u ocjeni | ||
Laboratorijske vježbe | 0 % | 20 % | 0 % | 20 % | ||
Međuispit: Pismeni | 0 % | 35 % | 0 % | |||
Završni ispit: Pismeni | 0 % | 45 % | ||||
Ispit: Pismeni | 50 % | 80 % |
Napomena / komentar
Student stječe pravo na prolaz ako je na pisanim provjerama stekao barem 50% bodova.
Tjedni plan nastave
- Principi. Dizajn na razini sustava.
- Elementi jezika.
- Ponašajni model. Elementi jezika.
- Fizički ostvariv (RTL) model. Elementi jezika.
- Elementi jezika. Praktični primjeri u jeziku VHDL i Verilog.
- Struktura i organizacija koda. Praktični primjeri u jeziku VHDL i Verilog.
- Praktični primjeri u jeziku VHDL i Verilog. Ispitno okruženje. Funkcijska simulacija.
- Međuispit.
- Mjere složenosti. Implementacijske platforme ASICS. FPGA. CPLD.
- Računalni alati za obradu sklopovskih i arhitekturnih reprezentacija. Implementacijske platforme ASICS. FPGA. CPLD.
- Računalni alati za obradu sklopovskih i arhitekturnih reprezentacija. Generički dizajn i dizajn neovisan o platformi.
- Praktični primjeri u jeziku VHDL i Verilog. Vremenska simulacija.
- Računalni alati za obradu sklopovskih i arhitekturnih reprezentacija. Primjer dizajna.
- Primjer dizajna. Formalna verifikacija digitalnih sustava.
- Završni ispit.
Studijski programi
Sveučilišni preddiplomski
Elektrotehnika i informacijska tehnologija (studij)
Izborni predmeti
(5. semestar)
Računarstvo (studij)
Izborni predmeti
(5. semestar)
Literatura
M. Vučić, G. Molnar (2018.), Alati za razvoj digitalnih sustava - Materijali za predavanja I, FER-ZESOI
M. Vučić, G. Molnar (2009.), Alati za razvoj digitalnih sustava - Materijali za predavanja II, FER-ZESOI
M. Vučić, G. Molnar (2009.), Alati za razvoj digitalnih sustava - Materijali za predavanja III, FER-ZESOI
M. Butorac, G. Molnar, M. Vučić (2015.), Alati za razvoj digitalnih sustava - Upute za praktični rad I,
G. Molnar, M. Vučić (2009.), Alati za razvoj digitalnih sustava - Upute za praktični rad II, FER-ZESOI
P. J. Ashenden (2008.), The Designer's Guide to VHDL, Morgan Kaufmann Publishers
L. H. Crockett, R. A. Elliot, M. A. Enderwitz, R. W. Stewart (2014.), The Zynq Book - Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC, Strathclyde Academic Media
Nositelji
Laboratorijske vježbe
Za studente
Izvedba
ID 183417
Zimski semestar
5 ECTS
R0 Engleski jezik
R1 E-učenje
30 Predavanja
0 Auditorne vježbe
12 Laboratorijske vježbe
0 Konstrukcijske vježbe
Ocjenjivanje
88 izvrstan
75 vrlo dobar
62 dobar
50 dovoljan