1. opisati postupak projektiranja složenih digitalnih sustava
2. opisati arhitekturu CPLD, FPGA i SoC sklopova
3. koristiti jedan od jezika za opis sklopovlja (HDL)
4. razviti digitalni sustav korištenjem jezika za opis sklopovlja
5. raščlaniti zahtjeve postavljene na digitalni sustav
6. integrirati više digitalnih podsustava u cjelovit sustav
7. analizirati rezultate ispitivanja digitalnog sustava

Predavanja

Samostalni zadaci

Laboratorijske vježbe

1. Principi, Dizajn na razini sustava
2. Elementi jezika
3. Ponašajni model, Elementi jezika
4. Fizički ostvariv (RTL) model, Elementi jezika
5. Elementi jezika, Praktični primjeri u jeziku VHDL i Verilog
6. Struktura i organizacija koda, Praktični primjeri u jeziku VHDL i Verilog
7. Praktični primjeri u jeziku VHDL i Verilog, Ispitno okruženje, Funkcijska simulacija
8. Međuispit
9. Mjere složenosti, Implementacijske platforme ASICS. FPGA. CPLD
10. Računalni alati za obradu sklopovskih i arhitekturnih reprezentacija, Implementacijske platforme ASICS. FPGA. CPLD
11. Računalni alati za obradu sklopovskih i arhitekturnih reprezentacija, Generički dizajn i dizajn neovisan o platformi
12. Praktični primjeri u jeziku VHDL i Verilog, Vremenska simulacija
13. Računalni alati za obradu sklopovskih i arhitekturnih reprezentacija, Primjer dizajna
14. Primjer dizajna, Formalna verifikacija digitalnih sustava
15. Završni ispit